Docket No.:

P-0657

**PATENT** 

#### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of

:

Young Joon KO and Jae Yeong PARK

Serial No. NEW APPLICATION

:

Filed:

February 10, 2004

For:

MULTI-BIT PHASE SHIFTER AND MANUFACTURING METHOD

**THEREOF** 

# TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT(S)

U.S. Patent and Trademark Office 2011 South Clark Place Customer Window Crystal Plaza Two, Lobby, Room 1B03 Arlington, Virginia 22202

Sir:

At the time the above application was filed, priority was claimed based on the following application(s):

# KOREAN APPLICATION NO. 0008878/2003 filed February 12, 2003

A copy of each priority application listed above is enclosed.

Respectfully submitted,

FLESHNER & KIM, JAP

Řené A. Vázquez, Esq. Registration No. 38,647

P.O. Box 221200

Chantilly, VA 20153-1200

(703) 766-3701 DYK/RAV:knv

Date: FEBRUARY 10, 2004

Please direct all correspondence to Customer Number 34610

FLESHNER + KIM LLP (703) 766-3701 DOCKET NO. P-0657 TITLE: MULTI-BIT PHASE SHIFTER AND MANUFACTURING METHOD



This is to certify that the following application annexed hereto is a true copy from the records of the Korean Intellectual Property Office.

벋

10-2003-0008878

**Application Number** 

원 년 월 2003년 02월 12일

FEB 12, 2003 Date of Application

인 :

춢 Applicant(s) 엘지전자 주식회사 LG Electronics Inc.



2004 01 17



【서지사항】

【서류명】 특허출원서

【권리구분】 특허

【수신처】 특허청장

【참조번호】 0003

【제출일자】 2003.02.12

【국제특허분류】 H01L 2/00

【발명의 명칭】 다중 비트 위상 천이기 및 그 제조 방법

【발명의 영문명칭】 MULTI-BIT PHASE SHIFTER AND MANUFACTURING METHOD THEREOF

【출원인】

【명칭】 엘지전자 주식회사

【출원인코드】 1-2002-012840-3

【대리인】

【성명】 박장원

【대리인코드】 9-1998-000202-3

【포괄위임등록번호】 2002-027075-8

【발명자】

【성명의 국문표기】 고영준

【성명의 영문표기】 KO,Young Joon

【주민등록번호】 741022-1029436

【우편번호】 142-771

【주소】 서울특별시 강북구 수유2동 205 벽산아파트 5동 805호

【국적】 KR

【발명자】

【성명의 국문표기】 박재영

【성명의 영문표기】 PARK, Jae Yeong `

【주민등록번호】 710401-1648619

【우편번호】 142-100

【주소】 서울특별시 강북구 미아동 SK북한산씨티아파트 101동 1004호


【국적】 KR

【취지】 특허법 제42조의 규정에 의하여 위와 같이 출원합니다. 대리인

박장원 (인)

# 【수수료】

【기본출원료】	20	면	29,000	원
【가산출원료】	8	면	8,000	원
【우선권주장료】	0	건	0	원
【심사청구료】	0	하	0	원
【합계】	37,000	) 원		



# 【요약서】

【요약】

본 발명은 위상 천이기에 관한 것으로, 종래 위상 천이기는 반도체 스위치를 이용하는 경우 제조 공정이 복잡하여 공정 비용이 높고 삽입 손실이 크며, 미세전자기계시스템 스위치를 이용하는 경우 균일한 위상 특성을 얻을 수 없고 구동 전압이 높아 위성 방송용 또는 위성 통 신용 위상 천이기에 적용할 수 없거나 적용 하더라도 효율이 낮은 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 신호 전송선과 병렬로 배치되며 종단이 단락된 단락 스터브, 상기 단락 스터브와 병렬로 연결되며 위상 특성을 평탄화 하기위한 개방 스터브, 상기 단락 스터브 종단에 형성되어 임피던스 값을 제어하는 미세전자기계시스템 스위치, 그리고 상기 미세전자기 계시스템 스위치의 구동 전압을 낮추기위한 직류 바이어스 라인을 가지는 제 1위상 천이기와; 종단이 단락된 단락 스터브, 상기 단락 스터브 종단에 형성되어 임피던스 값을 제어하는 미세 전자기계시스템 스위치, 상기 미세전자기계시스템 스위치의 구동 전압을 낮추기위한 직류 바이 어스 라인, 그리고 이들로 이루어진 위상 천이부들을 안정된 위상차를 유지하기위한 에어갭 커 플러로 연결한 제 2위상 천이기를 포함하는 다중 비트 위상 천이기 및 이를 제조하는 방법을 제공함으로써 위성 방송 및 위성 통신 대역에 사용되기 적합한 위상 천이기의 성능을 대폭 개 선하면서도 가격은 낮추는 효과가 있다.

#### 【대표도】

도 6a

#### 【명세서】

#### 【발명의 명칭】

다중 비트 위상 천이기 및 그 제조 방법{MULTI-BIT PHASE SHIFTER AND MANUFACTURING METHOD THEREOF}

# 【도면의 간단한 설명】

도1a 내지 도1d는 종래 위상 천이기의 지연 방법들을 간단히 도시한 기본 회로들.

도2는 X-대역용 MMIC 5비트 위상천이기 구조 및 기본 구동부 회로.

도3a는 도2의 위상 천이기 삽입 손실을 도시한 그래프도.

도3b는 도2의 위상 천이기 천이 특성을 도시한 그래프도.

도4는 K-대역용 MMIC 5비트 위상천이기 구조 및 기본 구동부 회로.

도5는 MEMS 스위치를 이용한 4비트 위상천이기 구조 및 천이 특성 그래프.

도6a는 본 발명 MEMS 스위치를 이용한 5비트 위상천이기 구조.

도6b는 도6a의 실제 구성 모습.

도7은 본 발명 위상천이기의 일부를 보이는 구조.


도8은 본 발명 위상천이기의 다른 일부를 보이는 구조.

도9는 본 발명에 사용되는 에어갭 커플러의 구조.

도10a와 도10b는 위성방송용 위상천이기의 설계 특성 그래프도.

도10c와 도10d는 위성통신용 위상천이기의 설계 특성 그래프도.

도11a 내지 도11g는 본 발명 MEMS 스위치를 이용한 위상천이기의 제조과정을 보인 수순 단면도.



\*도면의 주요 부분에 대한 부호의 설명\*

1:입력포트 2:출력포트

3:커플러 4:T-정션 에어 브리지

5:MEMS 스위치 6:직류 바이어스 라인

7:개방 스터브(stub) 8:스위치 패드

10:위상천이기 11:입력부

12:출력부 13:단락 스터브

14:스위치 20:위상천이기

21:입력부 22:출력부

23:단락 스터브 24:스위치

25:커플러 30:에어갭 커플러

31: 상부금속 32: 하부금속

41:기판 42:제 1도전막

43:절연막 44:저항체

45:시드층 46:전극

47:제 2도전막 48:제 3도전막

【발명의 상세한 설명】

【발명의 목적】

【발명이 속하는 기술분야 및 그 분야의 종래기술】

본 발명은 위상 천이기에 관한 것으로, 특히 위성 방송용 및 위성 통신용 5비트 위상 천이기 설계시 미세전자기계시스템(Micro Electro Mechanical System, 이하 MEMS라 칭함) 공정기술을 적용하여 삽입 손실 및 비용을 줄이고 구동 전압 및 천이 오차를 최소화 하는데 적당하도록 한 다중 비트 위상 천이기 및 그 제조 방법에 관한 것이다.

<32> 통신시스템에서 위상 배열 안테나는 필수적으로 사용되며, 상기 위상 배열 안테나에서 각 안테나의 위상을 제어하기 위한 위상 천이기(phase shifter)는 핵심 부분이다.


의상 천이기는 다양한 지연 회로와 함께 위상 천이 제어를 위한 전자적인 스위치를 사용하게 되며 MMIC(Microwave Monolithic Integrated Circuit) 출현과 함께 MESFET(Metal Semiconductor Field Effect Transistor)과 바랙터 다이오드를 상기 스위치로 이용하게되었다.

<34> 최근 들어서 무선/마이크로파 시스템은 향상된 기능을 가진 소형화, 경량화, 저전력, 저가격, 소자의 집적화 등의 필요조건을 만족시키고자 MEMS공정을 이용한 저 손실의 무선주파
(RF) 스위칭 소자와 가변 커패시터를 이용한 위상 천이기의 개발 역시 진행되고 있다.

현재 일반적으로 위성 방송 및 위성 통신용으로 사용되는 능동 위상 배열 시스템(Active phase array system)은 안테나 다음에 송수신 모듈과 위상 천이기, 그리고 감쇄기가 연결되어 구성된다. 상기 위상 천이기에 사용되는 스위치는 핀-다이오드, 전계 효과 트랜지스터를 이용

하게 되는데, 당 업자에게 공지된 바와 같이 핀-다이오드는 하나의 다이오드에서 3~10mW의 직류 전력을 소모하고, 전계 효과 트랜지스터는 입력 단(front-end) 삽입 손실이 크다.

- <36> 여기서는 일반적으로 사용되는 위상 천이기의 동작 방법 및 기본 구조를 설명하고, 종래
  위상 천이기들을 살펴보도록 한다.
- <37> 일반적인 위상 천이기는 입력되는 신호의 위상을 스위치나 커패시터, 인덕터 등을 이용하여 위상 속도를 지연 시켜 출력단에서 원하는 위상의 신호를 획득하고자 사용되는 디바이스이다.
- <38> 도 1a는 신호 라인을 스위칭하는 것으로 위상 속도를 지연 시키는 회로를 나타내며, 도시한 바와 같이 서로 다른 전기적 길이를 가지는 두개의 선로를 스위칭하여 서로간의 위상차를 얻도록 하는 것이다.
- <39> 도 1b는 입력되는 신호와 반사되어 출력되는 신호의 위상차를 이용하여 입력 신호의 위 상 속도를 적절히 지연시키는 것이다.
- <40> 도 1c는 인덕터와 커패시터를 이용하여 위상 속도를 증가 또는 감소시키고, λ/4의 전송 선로는 리액턴스 불일치의 부분적인 제거에 사용된다.
- <41> 도 1d는 저역 통과 필터와 고역 통과 필터의 위상차를 이용하는 방법으로 입력 신호의 위상 속도를 적절히 지연 시키게 된다.
- <42> 상기 4가지 방법은 위상 천이기에서 흔히 사용되는 일반적인 위상 지연 방법들로서, 이후 설명되는 종래 기술 및 본 발명의 기본 동작에 적용되게 된다.
- <43> 이제, X 대역(10~13GHz, 위성 방송용), K 대역(18~20GHz, 위성 통신용)에서 사용되는 5
  비트 MMIC 위상 천이기들의 구조 및 특징들을 설명하도록 한다.



도 2는 X 대역용 MMIC 5비트 위상 천이기의 구조 및 핵심 지연 회로를 나타낸다. 도시한 바와 같이 180°, 45°, 22.5°, 11.25°, 90°위상 천이기들로 구성된 5비트용이며, 구성 회로를
 통해 알 수 있는 바와 같이 사용되는 스위치는 전계효과 트랜지스터(FET)이다.

면저, 180°, 90°위상 천이기는 도 1d와 같이 저역 통과 필터와 고역 통과 필터가 병렬로 연결된 구조를 가지며, 저역 통과 필터의 FET-스위치가 온 되면 고역통과 필터의 FET-스위치는 오프 되므로 저역 통과 필터가 입출력단과 연결 된다. 반대로 고역 통과 필터의 FET-스위치가 온되어 입력단과 출력단에 연결되면 저역통과 필터는 FET-스위치가 오프 되어 입출력단과의 연결이 끊어지게 된다. 따라서 두 경우의 위상차를 이용하면 90/180°의 위상차를 얻을 수 있다.

46°, 22.5°, 11.25°위상 천이기는 나선형(spiral) 인덕터와 FET-스위치를 사용하여 구성 된다. 입력된 신호는 스위치가 오프되면 나선형 인덕터에의해 위상 지연되며, 스위치가 온되면 입력신호는 단락된 스위치를 통해 출력단으로 진행하므로 위상 지연은 발생하지 않는다. 그에 따라 45/22.5/11.25°의 위상차를 얻을 수 있다.

상기와 같은 MMIC를 이용한 위상 천이기는 반도체 소자를 사용하기 때문에 제작 공정이 복잡하게 된다. 이는 도시된 도면에 그 복잡한 정도가 나타나 있으므로 쉽게 알 수 있을 것이다.

도 3a 및 도3b는 상기 도2의 위상 천이기 특성들을 나타내는 그래프도로서, 비록 도 3b와 같이 균일한 위상 천이 특성을 가지지만, 도 3a와 같이 평균 -7.5dB의 큰 삽입손실을 보인다. 이는 사용되는 스위치가 FET이기 때문이며, 그에 따라 삽입 손실이 커지게 된다. 또한, 반도체 스위치는 제작 공정이 복잡하여 공정이 어렵고 제조 비용이 높다.



도 4a는 K 대역용 MMIC 5비트 위상 천이기의 구조 및 핵심 지연 회로를 나타낸다. 도시한 바와 같이 180°, 90°, 45°, 22.5°, 11.25°위상 천이기들로 구성된 5비트용이며, 구성 회로를 통해 알 수 있는 바와 같이 3종류의 위상 천이기들로 이루어져 있다. 반도체 회로를 적용하여 있으므로 도시된 바와 같이 복잡하게 구성되어 있다.

<50> 도 4b는 도 4a의 180°위상 천이기로서 도시한 바와 같이 고역 통과 필터와 저역 통과 필터를 병렬로 연결하여 그 위상차를 180°로 한 것이다.

도 4c는 도 4a의 90°, 45°, 22.5°위상 천이기로서 π-네트워크를 통해 위상차를 얻고 있다. 구성된 인덕터와 커패시터의 값은 각각 90°/45°/22.5°위상차가 나도록 각 비트별로 설정되어 있다.

<52> 11.25°위상 천이기는 커패시터만을 이용하여 위상을 천이한다.

상기 도 4의 위상 천이기는 스위치로 HEMT(High Electron Mobility Transistor)를 사용한다. 상기 위상 천이기의 삽입 손실은 평균 5.5dB 이상을 나타내고 있으며, 입출력 반사계수는 평균 10dB 정도 이다.

따라서, 상기 HEMT 스위치 사용 위상 천이기는 도 2에 도시한 FET 스위치 사용 위상 천이기에 비해 삽입 손실이 개선되었지만, 역시 복잡한 반도체 공정을 적용해야 하므로 공정이어렵고 비용이 높다.

전술한 바와 같이 반도체 스위치를 사용하는 위상 천이기는 삽입 손실이 크고 공정이 복잡한 문제가 있으므로 이를 극복하기위해 삽입 손실이 작고 비교적 간단한 공정을 가지는 MEMS.
스위치를 적용한 위상 천이기가 제안되었다.

도 5a는 MEMS 스위치를 사용하는 4비트 위상 천이기로서, 도시한 바와 같이 그 구성이 간단해져 있음을 알 수 있다. 도시된 바와 같이 도1a의 선로 길이 차이를 이용한 지연을 통한 위상 천이 방법을 사용하며, 스위치 하부에 위치한 기준 선로와 스위치 상부에 위치한 특정 길이의 선로를 이용하여 22.5°, 45°, 90°, 180°의 4비트 위상 천이기들을 구성하고 있다. 상기 각 선로들은 기준 선로에 비해 각각 전기적 길이가 22.5°, 45°, 90°, 180°의 위상차가 나며, 스위치를 적절히 온/오프하는 것으로 원하는 위상 지연을 얻을 수 있다.

상기 위상 천이기는 안테나와 직접 연결되어 사용되는 위상 수동 배열 시스템(phase passive array system)을 목적으로 설계되었으며, 스위치로는 용량성 MEMS 스위치(capacitive loaded MEMS switch)를 이용한다. 따라서, 삽입 손실은 작아지며, 구성이 간단해 진다.

\*58> 하지만, 도5b에 도시된 바와 같이 위상 특성을 살펴보면 상당히 실망스러운데, 위성 방송용(10~13GHz, X 대역) 또는 위성 통신용(18~20GHz, K 대역)에서 균일한 특성을 얻을 수없다. 도시된 특성은 광대역(DC~20/40GHz) 시스템에서 사용하기에 적합한 것으로 위성 방송이나 위성 통신에는 적용할 수 없다.

<59> 또한, 상기 스위치의 구동 전압은 98V로서 대단히 높기 때문에 시스템 적용이 용이하지 않다.

-60> 그 외에 RF MEMS 스위치를 사용하는 반사형 X 대역 위상 천이기가 있지만 역시 균일한 위상차가 발생하지 않기 때문에(10°이상의 차이 발생) 위상 오차가 크며 구동 전압 역시 30~40V로 비교적 높다.

# 【발명이 이루고자 하는 기술적 과제】

상기한 바와 같이 종래 위상 천이기는 반도체 스위치를 이용하는 경우 제조 공정이 복잡
 하여 공정 비용이 높고 삽입 손실이 크며, 미세전자기계시스템 스위치를 이용하는 경우 균일한
 위상 특성을 얻을 수 없고 구동 전압이 높아 위성 방송용 또는 위성 통신용 위상 천이기에 적용할 수 없거나 적용 하더라도 효율이 낮은 문제점이 있었다.

생기와 같은 문제점을 감안한 본 발명은 미세전자기계시스템 스위치를 이용하여 공정 비용과 삽입 손실을 낮추고 직류 바이어스 라인을 적용하여 구동 전압을 낮추며, 개방 스터브와 단락 스터브를 병렬 연결하고, 에어 갭 커플러를 적용하여 균일한 위상 특성을 얻도록 한 다중비트 위상 천이기 및 그 제조 방법을 제공하는데 그 목적이 있다.


#### 【발명의 구성 및 작용】

《63》 상기와 같은 목적을 달성하기위한 본 발명은, 신호 전송선과 병렬로 배치되며 종단이 단락된 단락 스터브, 상기 단락 스터브와 병렬로 연결되며 위상 특성을 평탄화 하기위한 개방 스터브, 상기 단락 스터브 종단에 형성되어 임피던스 값을 제어하는 미세전자기계시스템(MEMS) 스위치, 그리고 상기 MEMS 스위치의 구동 전압을 낮추기위한 직류 바이어스 라인을 가지는 제 1위상 천이기와; 종단이 단락된 단락 스터브, 상기 단락 스터브 종단에 형성되어 임피던스 값을 제어하는 MEMS 스위치, 상기 MEMS 스위치의 구동 전압을 낮추기위한 직류 바이어스 라인, 그리고 이들로 이루어진 위상 천이부들을 안정된 위상차를 유지하기위한 에어갭 커플러로 연결한 제 2위상 천이기를 포함하는 것을 특징으로 한다.

<64> 상기 제 1위상 천이기 하나로 이루어진 11.25°위상 천이기와, 상기 제 1위상 천이기 두 개로 이루어진 22.5°위상 천이기와, 상기 제 1위상 천이기 두개로 이루어진 45°위상 천이기와,

상기 제 2위상 천이기로 이루어진 90°위상 천이기와, 그리고 상기 제 2위상 천이기로 이루어진 180°위상 천이기를 구비한 5비트 위상 천이기인 것을 특징으로 한다.

- 또한, 본 발명은, 기판 상에 신호선을 이루는 제 1도전막 패턴을 형성하고 그 상부에 절연막 패턴을 형성한 후 저항체 패턴을 직류 바이어스 라인에 따라 형성하는 단계와; 상기 구조물 상부에 차례로 제 1포토레지스트 패턴, 시드층, 그리고 제 2포토레지스트 패턴을 형성한 후드러난 시드층을 이용하여 전극을 형성하는 단계와; 상기 제 2포토레지스트 패턴을 제거하고 상기 시드층의 일부가 스위치 패턴이 되도록 식각하고 나머지는 제거하는 단계와; 상기 구조물상부에 제 3포토레지스트 패턴을 형성하고 그 상부에 도전막 적층 패턴을 형성하여 에어 브리지 및 에어 커플러를 형성한 후 포토레지스트를 모두 제거하는 단계를 포함하는 것을 특징으로한다.
- <66> 상기와 같이 구성되는 본 발명 위상 천이기 및 그 제조방법의 실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
- <67> 도 6a는 본 발명 MEMS 스위치를 이용한 위성 방송 및 위성 통신용 5-bit 위상 천이기의 구조를 보인 것이다. 도시한 바와 같이 입력단(1)으로 인가되는 신호는 11.25°/22.5°/45°위상 천이기를 지나 180°/90°위상 천이기를 통해 출력단(2)으로 출력된다.
- 도시한 바와 같이, 본 발명은 11.25°의 배수가 되는 11.25°/22.5°/45°위상 천이기 구조와 90°의 배수가 되는 180°/90°위상 천이기의 구조가 상이하다. 하지만 상기 위상 천이기들은 도 1c와 같이 커패시턴스를 이용하여 반사파의 위상차를 유발하는 것이다.
- <69> 11.25°위상천이기를 보면, 입력단(1)과 연결된 신호 라인을 기준으로 상부에 개방 스터 브(7)가 위치하고, 하부에 단락 스터브가 배치되어 있다. 상기 스터브들의 연결은 T-정션 에어



브리지(4)로 이루어진다. 상기 에어 브리지(4)는 접지들을 연결하여 공통 접지를 형성하기위해 사용된다. 상기 개방 스터브(7)에 의해 위상 특성이 선형을 이루게 되며 대역 폭이 넓어진다. 그리고, 단락 스터브의 종단에 MEMS 스위치(5)가 형성되며, 상기 스위치 구동 전압을 낮추기위해 직류 바이어스 라인(6)이 요철 형상으로 접철되여 배치되어 있다. 상기 직류 바이어스라인(6)은 저항성이 있는 신호선으로 일측은 해당 MEMS 스위치(5)에 연결되며 타측은 스위치제어 신호를 인가하는 스위치 패드(8)와 연결된다(도 6a에서는 11.25°위상 천이기의 스위치 신호선이 분리되어 있으나, 이는 설계에 따라 상이할 수 있음).

- 상기 스위치 패드(8) 혹은 스위치 신호선에 제어 전압을 인가하는 것으로 해당 신호 전압은 직류 바이어스 라인을 거쳐 MEMS 스위치(5)를 구동 시키고, 상기 개방 스터브(7)는 커패시터 역할을 하여 입력 신호를 지연시킨다. 이러한 위상차는 MEMS 스위치(5) 조작에 의한 커패시턴스 온/오프 비율에 의해 정해진다.
- <71> 상기 형성된 위상 천이부의 스터브 길이들 및 직류 바이어스선의 길이를 적절히 조절한후, 이들을 중첩 연결하는 것으로 22.5°/45°위상 천이기들을 형성한다.
- (72) 180°위상 천이기 및 90°위상 천이기 역시 단락 스터브와 MEMS 스위치(5)를 이용하여 커패시턴스 온/오프 비율을 조절하여 위상차를 만드는데, 개방 스터브를 제외한 위상 천이부들을 에어갭 커플러(3)로 연결한다. 상기 에어갭 커플러(3)에 의해 상기 180°/90°위상 천이기들은 안정적인 위상차를 가지게 된다.
- 도 6b는 상기 도6a를 실제 구성한 디바이스의 사진이며, 특기할 부분들은 확대 되어 도시되어 있다. 도시된 바와 같이 단순한 구조를 이루고 있으므로 설계 및 구현이 용이하게된다.



전술한 바와 같이 본 발명 일 실시예는 MEMS 스위치를 이용하여 삽입 손실이 작고 공정이 간단하며, 스터브들을 이용하므로 위상 특성이 좋고, 에어갭 커플러를 이용하므로 위상차가
 안정적으로 유지된다. 또한, 직류 바이어스 라인을 저항체로 형성하므로 MEMS 스위치 구동 전압이 15~20V로 낮아지게 된다.

도 7은 11.25°/22.5°/45°위상 천이기의 기본 구조를 나타낸 것으로 도시된 바와 같이 입력부(11)와 출력부(12) 사이의 전송 선로에 병렬로 종단 일부가 단락된 단락 스터브(13)가 형성되며, 그 종단에 MEMS 스위치(14)가 연결되어 있다. 상기 MEMS 스위치(14)의 조작에 의해 상기 단락 스터브(13)는 커패시터로 동작하여 입력 되는 신호의 위상을 지연시킨다. 전송 선로에 병렬로 인덕터나 커패시터를 부가하여 위상을 지연하는 동작 방법은 도 1c에 언급한 바 있으며, 여기서는 단락 스터브(13)를 커패시터 대용으로 사용하는 것이다. 종단이 단락된 스터브에서 바라본 임피던스 값은 상기 MEMS 스위치(14)의 온/오프 비에 의해 결정되기 때문에 병렬로 연결된 임피던스 값의 변화는 입력 신호의 위상을 11.25°/22.5°/45°로 변화 시킨다.


도 8은 180°/90°위상 천이기의 기본 구조를 나타낸 것으로 도시한 바와 같이 2개의 위상 천이부로 이루어져 있으며 이들은 에어 커플러(25)로 연결되어 있다. 각 위상 천이부의 기본 구성은 단락 스터브들(23)이 병렬로 연결되고, 각 단락 스터브들(23) 종단에 MEMS 스위치들 (24)이 연결된 형태로 도 7과 같다. 도 7과 같이 상기 MEMS 스위치들(14)의 온/오프 비에 의해 단락된 스터브에서 바라본 임피던스 값이 결정된다. 본 실시예에서 상기 MEMS 스위치들(24)은 동일한 제어 신호에 의해 온/오프 된다.

<77> 도 9는 180°/90°위상 천이기에 사용되는 에어 커플러(30)를 도시한 것으로, 하부 금속
(32)과 상부 금속(31)으로 이루어져 있고 이들은 공간을 두고 이격되어 있으며, 이러한 구조들




이 대각 대칭되어 형성된다. 각 금속부들은 단락 스터브와 연결된다. 상기와 같은 에어 커플러(30)가 위상 특성을 개선한다는 것은 당 업자에게 공지된 내용이다.

- 도 10a 내지 도 10b는 본 발명으로 설계된 X 대역(10~13GHz) 5비트 위상 천이기의 특성 들을 나타내는 그래프도로서, 도시된 바와 같이 삽입 손실은 평균 4.5dB를 보이며 최소 반사 손실은 10dB를 가진다. 위상 특성을 보더라도 11.25°의 위상 특성에서 위상 오차는 3°미만이 되므로 본 발명에 의한 개선 효과가 뚜렷함을 알 수 있다. 따라서, 본 발명 위상 천이기는 위성 방송용으로 뛰어난 성능을 가진다.
- 도 10b 내지 도 10c는 본 발명으로 설계된 K 대역(18~20GHz) 5비트 위상 천이기의 특성들을 나타내는 그래프도로서, 도시된 바와 같이 삽입 손실은 평균 4.5dB를 보이며 최소 반사손실은 10dB 미만이 된다. 위상 특성을 보더라도 11.25°의 위상 특성에서 위상 오차는 3°미만이 되므로 본 발명에 의한 개선 효과가 뚜렷함을 알 수 있다. 따라서, 본 발명 위상 천이기는위성 통신용으로 뛰어난 성능을 가진다.
- 또한, 본 발명에 사용된 MEMS 스위치는 15~20V의 낮은 전압으로 구동되므로 실제 적용이유리하다는 것 역시 주목할 만한 특징이 된다.
- <81> 이제, 본 발명 위상 천이기를 제조하는 방법에 관하여 설명하도록 한다.
- 또 11a 내지 도 11g는 본 발명 위상 천이기의 제조 공정 수순단면도로서, 도시된 바와 같이 기판(41) 상에 신호선을 이루는 제 1도전막(42) 패턴을 형성하고 그 상부에 절연막(43) 패턴을 형성한 후 저항체(44) 패턴을 직류 바이어스 라인에 따라 형성하는 단계(도11a)와; 상기 구조물 상부에 제 1포토레지스트 패턴(PR1)을 형성하고 그 상부에 시드층(45)을 형성하는 단계(도11b)와; 상기 시드층(45) 상부에 상기 제 1포토레지스트 패턴(PR1)과 동일한 제 2포토



레지스트 패턴(PR2)을 형성한 후 상기 시드층(45)을 이용하여 전극(46)을 형성하는 단계(도 11c)와; 상기 제 2포토레지스트 패턴(PR2)을 제거한 후 상기 시드층(45)의 일부를 스위치 패턴으로 형성하고 나머지 부분은 제거하기위해 크롬 마스크(MK)를 이용하여 식각하는 단계(도11d)와; 상기 구조물 상부 중 에어 브리지 및 에어 커플러 형성 영역에 제 3포토레지스트 패턴(PR3)을 형성하는 단계(도11e)와; 상기 구조물 상부에 차례로 제 2도전막(47), 제 3도전막(48)을 형성한 후 에어 브리지 와 에어 커플러 구조에 따라 상기 도전성 적층막(47, 48)을 패터닝하는 단계(도11f)와; 상기 구조물에 형성된 제 1포토레지스트 패턴(PR1)및 제 3포토레지스트 패턴(PR3)을 모두 제거하는 단계(도11g)를 이용하여 제조된다.


- <83> 이를 좀더 상세히 설명하도록 한다.
- 전저, 도 11a에 도시된 바와 같이 기판(41) 상에 Cr/Pt를 성막하고 이를 패터닝하여 신호선을 이루는 제 1도전막(42) 패턴을 형성하고 이를 보호하기위해 상기 제 1도전막(42) 패턴 상부에 AIN 절연막(43) 패턴을 형성한다. 그다음 TaN 또는 나이크롬(Nichrome)을 성막하고 직류 바이어스 라인에 따라 패터닝하여 저항체(44) 패턴을 형성한다.
- <85> 그 다음, 도 11b에 도시된 바와 같이 상기 구조물 상부에 제 1포토레지스트 패턴(PR1)을 형성하여 전극 형성을 위한 기본 몰딩을 형성한 후 그 상부에 Au/Cr 시드층(45)을 형성한다. 이는 전극을 형성할 Au가 도금 공정을 통해 형성되기 때문이다. 시드층(45)의 일부는 이후 MEMS 스위치의 힌지(hinge) 패턴으로 사용되게 된다.
- <86> 그 다음, 도 11c에 도시된 바와 같이 상기 시드층(45) 상부에 상기 제 1포토레지스트 패턴(PR1)과 동일한 제 2포토레지스트 패턴(PR2)을 형성하여 전극(46) 형성을 위한 포토레지스트 몰딩을 완성하고, 상기 몰딩의 구조와 상기 시드층(45)을 이용하여 Au 전극(46)을 형성한다.




- 487>
   그 다음, 도 11d에 도시된 바와 같이 상기 제 2포토레지스트 패턴(PR2)을 제거한 후 크롬 마스크(MK)를 적용하여 상기 전극(46)을 보호하면서 상기 시드층(45)의 일부를 MEMS 스위치
   의 힌지 패턴으로 형성하고 나머지 부분은 제거한다.
- 그 다음, 도 11e에 도시된 바와 같이 상기 구조물 상부 중 에어 브리지 및 에어 커플러 형성 영역에 제 3포토레지스트 패턴(PR3)을 형성한다. 상기 패턴(PR3)은 에어 브리지 및 에어 커플러가 연결될 전극들의 일부를 노출시킨다.
- 스타움, 도 11f에 도시된 바와 같이 상기 구조물 상부에 차례로 제 2도전막(47), 제 3도전막(48)을 형성한 후 에어 브리지와 에어 커플러 구조에 따라 상기 도전성 적충막(47, 48)을 패터닝한다. 상기 제 2도전막(47)과 제 3도전막(48)은 상이한 소재로 형성되며, Au를 함유하는 것이 바람직하다.
- <90> 그 다음, 도 11g에 도시된 바와 같이 상기 구조물에 형성된 제 1포토레지스트 패턴(PR1) 및 제 3포토레지스트 패턴(PR3)을 모두 제거하여 MEMS 스위치의 힌지 구조(45)가 하부의 신호 선(42)에 의해 동작할 수 있는 영역을 확보한다.
- <91> 전술한 바와 같이 일반 반도체 스위치 제조 공정에 비해 상당히 간단한 공정으로 MEMS 스위치 구조를 형성할 수 있음을 알 수 있다.

#### 【발명의 효과】

생기한 바와 같이 본 발명 위상 천이기는 미세전자기계시스템 스위치를 이용하여 공정
 비용과 삽입 손실을 낮추고 직류 바이어스 라인을 적용하여 구동 전압을 낮추며, 개방 스터브
와 단락 스터브를 병렬 연결하고, 에어 갭 커플러를 적용하여 균일한 위상 특성을 얻도록 함으



로써 위성 방송 및 위성 통신 대역에 사용되기 적합한 위상 천이기의 성능을 대폭 개선하면서도 가격은 낮추는 효과가 있다.



#### 【특허청구범위】

# 【청구항 1】


신호 전송선과 병렬로 배치되며 종단이 단락된 단락 스터브, 상기 단락 스터브와 병렬로 연결되며 위상 특성을 평탄화 하기위한 개방 스터브, 상기 단락 스터브 종단에 형성되어 임피던스 값을 제어하는 미세전자기계시스템(MEMS) 스위치, 그리고 상기 MEMS 스위치의 구동 전압을 낮추기위한 직류 바이어스 라인을 가지는 제 1위상 천이기와; 종단이 단락된 단락 스터브, 상기 단락 스터브 종단에 형성되어 임피던스 값을 제어하는 MEMS 스위치, 상기 MEMS 스위치의 구동 전압을 낮추기위한 직류 바이어스 라인, 그리고 이들로 이루어진 위상 천이부들을 안정된 위상차를 유지하기위한 에어갭 커플러로 연결한 제 2위상 천이기를 포함하는 것을 특징으로 하는 다중 비트 위상 천이기.

#### 【청구항 2】

제 1항에 있어서, 상기 제 1위상 천이기는 하나 또는 다수가 연결되어 11.25°의 배수로 위상 차이를 발생시키는 위상 천이기들을 구성하는 것을 특징으로 하는 다중 비트 위상 천이기

### 【청구항 3】

제 1항에 있어서, 상기 제 2위상 천이기는 미세전자기계시스템 스위치들을 조절하여 90°의 배수로 위상 차이를 발생시키는 위상 천이기들을 구성하는 것을 특징으로 하는 다중 비트위상 천이기.



#### 【청구항 4】


제 1항에 있어서, 상기 제 1위상 천이기 및 제 2위상 천이기의 접지들 간에 공통 접지를 형성하기위한 에어 브리지들을 더 포함하는 것을 특징으로 하는 다중 비트 위상 천이기.

# 【청구항 5】

제 1항에 있어서, 다중 비트 위상 천이기는 상기 제 1위상 천이기 하나로 이루어진 11.25°위상 천이기와, 상기 제 1위상 천이기 두개로 이루어진 22.5°위상 천이기와, 상기 제 1위상 천이기와, 상기 제 1위상 천이기와 이루어진 90°위상 천이기와, 그리고 상기 제 2위상 천이기로 이루어진 180°위상 천이기를 구비한 5비트 위상 천이기인 것을 특징으로 하는 다중 비트 위상 천이기.

# 【청구항 6】

기판 상에 신호선을 이루는 제 1도전막 패턴을 형성하고 그 상부에 절연막 패턴을 형성한 후 저항체 패턴을 직류 바이어스 라인에 따라 형성하는 단계와; 상기 구조물 상부에 차례로 제 1포토레지스트 패턴, 시드층, 그리고 제 2포토레지스트 패턴을 형성한 후 드러난 시드층을 이용하여 전극을 형성하는 단계와; 상기 제 2포토레지스트 패턴을 제거하고 상기 시드층의 일부가 스위치 패턴이 되도록 식각하고 나머지는 제거하는 단계와; 상기 구조물 상부에 제 3포토레지스트 패턴을 형성하고 그 상부에 도전막 적층 패턴을 형성하여 에어 브리지 및 에어 커플러를 형성한 후 포토레지스트를 모두 제거하는 단계를 포함하는 것을 특징으로 하는 다중 비트 위상 천이기 제조 방법.



【도면】

